久久久91-久久久91精品国产一区二区-久久久91精品国产一区二区三区-久久久999国产精品-久久久999久久久精品

引言

    PWM技術(shù)由于自身的各種優(yōu)點(diǎn)，已經(jīng)廣泛地應(yīng)用于電力電子電路的控制。目前實(shí)現(xiàn)PWM控制的主要硬件載體是單片機(jī)，包括高性能的DSP控制器。通常情況下，單片機(jī)通過(guò)定時(shí)中斷服務(wù)程序產(chǎn)生PWM脈沖，因此在每個(gè)載波周期必須進(jìn)行中斷處理，文獻(xiàn)［1］指出，微處理器中不確定的中斷響應(yīng)會(huì)導(dǎo)致PWM脈沖的相位抖動(dòng)。同時(shí)在惡劣的工業(yè)環(huán)境下，單片機(jī)抗干擾性能差的問(wèn)題顯得尤其突出，甚至影響到系統(tǒng)的安全運(yùn)行。因此不得不花費(fèi)大量的精力解決抗干擾問(wèn)題。

    FPGA由于近年來(lái)的迅猛發(fā)展，內(nèi)部資源不斷增多，功能日趨完善。鑒于FPGA運(yùn)行速度快、抗干擾能力強(qiáng)、I/O口可靈活配置等優(yōu)點(diǎn)，在電力電子控制領(lǐng)域應(yīng)用越來(lái)越廣泛。本文結(jié)合Cyclone系列FPGA（EP1C3T144C8）較為詳細(xì)地介紹了PWM控制器的設(shè)計(jì)。

    由于電壓源型三相逆變電路應(yīng)用非常普遍，本文以此電路為研究對(duì)象，使設(shè)計(jì)具有通用性。FPGA作為系統(tǒng)控制核心，負(fù)責(zé)反饋數(shù)據(jù)處理、閉環(huán)系統(tǒng)調(diào)節(jié)、PWM信號(hào)生成、顯示/鍵盤(pán)等功能。

1． PWM控制器的設(shè)計(jì)

    在本系統(tǒng)設(shè)計(jì)中采用自上至下(Top Down)的設(shè)計(jì)方法，分為三個(gè)層次，即行為描述、RTL方式描述、邏輯綜合，系統(tǒng)設(shè)計(jì)過(guò)程如圖1所示。

圖1  系統(tǒng)設(shè)計(jì)過(guò)程

    系統(tǒng)的程序采用模塊化設(shè)計(jì)，底層為各功能模塊，SPWM產(chǎn)生模塊、檢測(cè)模塊、顯示通訊模塊，頂層采用原理圖對(duì)各功能模塊的組合。FPGA內(nèi)部結(jié)構(gòu)如圖2所示。

圖2  FPGA內(nèi)部結(jié)構(gòu)圖

     本系統(tǒng)首先通過(guò)MATLAB軟件建立正弦表，裝入FPGA，然后通過(guò)程序來(lái)查表調(diào)用。MOSFET的開(kāi)啟和關(guān)斷，需要設(shè)置死區(qū)時(shí)間，在設(shè)計(jì)中可取值為20～230。具體算法流程圖如圖3所示。

圖3  SPWM算法流程圖

    要實(shí)現(xiàn)閉環(huán)控制需要借助于AD轉(zhuǎn)換芯片，其采樣控制狀態(tài)轉(zhuǎn)移圖如圖4所示。START是轉(zhuǎn)換啟動(dòng)信號(hào)，一個(gè)正脈沖過(guò)后A/D開(kāi)始轉(zhuǎn)換；ALE是3位通道選擇地址(ADD、CADDB、ADDA)信號(hào)鎖存信號(hào)。當(dāng)模擬量送至某一輸入端時(shí)，由3位地址信號(hào)選擇，而地址信號(hào)由ALE鎖存；EOC是轉(zhuǎn)換情況狀態(tài)信號(hào)，當(dāng)啟動(dòng)轉(zhuǎn)換為100us后，EOC產(chǎn)生一個(gè)負(fù)脈沖，以示轉(zhuǎn)換結(jié)束；EOC的上升沿后，且輸出使能信號(hào)ENABLE為高電平，則控制打開(kāi)三態(tài)緩沖器，把轉(zhuǎn)換好的8位數(shù)據(jù)送至FPGA的數(shù)據(jù)總線，完成一次轉(zhuǎn)換。

圖4  采樣控制狀態(tài)轉(zhuǎn)移圖

 

    LED用于SPWM的輸出頻率、電網(wǎng)檢測(cè)及其故障信息的的指示。具體程序流程圖如下圖5所示。

圖5  LED動(dòng)態(tài)顯示流程圖

2． 實(shí)驗(yàn)結(jié)果分析

    QuartusⅡ軟件自帶仿真工具所截取的單極性脈寬調(diào)制波形仿真圖如下圖6所示。
 

圖6  脈寬調(diào)制波形仿真圖

    以下是60MHz的數(shù)字存儲(chǔ)示波器Tektronix TDS1002拍攝得到實(shí)際波形。控制器端口輸出的實(shí)際波形如圖7所示

圖7 控制器端口輸出波形

    逆變器阻性負(fù)載輸出波形如圖8所示（負(fù)載為36Ω電阻絲）。

圖8  阻性負(fù)載波形

    逆變器通過(guò)RC一級(jí)濾波后，電容兩端得到的正弦信號(hào)如圖9所示。

圖9  RC濾波后輸出的正弦信號(hào)

 
3． 結(jié)論

    本文利用FPGA（EP1C3T144C8）實(shí)現(xiàn)了PWM控制器的設(shè)計(jì)，得到了實(shí)驗(yàn)波形。實(shí)驗(yàn)結(jié)果驗(yàn)證了本設(shè)計(jì)是可行的，其設(shè)計(jì)方法、設(shè)計(jì)思路具有一定的參考價(jià)值。

參考文獻(xiàn)
[1] 許強(qiáng)，等．基于FPGA的三相PWM發(fā)生器[J]．電子技術(shù)應(yīng)用，2001，27（1）：73～74
[2] 周媛，李鐵才，楊貴 杰三相SPWM變頻控制器通用IP核的研究[J]，哈爾濱理工大學(xué)學(xué)報(bào)，2004 Vol.9 No.5 P.25-28